2023-10-07 摩爾定律已逝

摩爾定律已逝 黃仁勳「黃氏定律」GPU AI 效能10年增千倍 
2023/10/07 08:20  

〔編譯魏國金／台北報導〕當人們在討論「摩爾定律」（Moore's Law）是否失效之際，輝達首席科學家達利（Bill Dally）近期演說指出，後摩爾時代的「黃氏定律」（Huang's Law）正帶來電腦效能的結構性轉變，他預測，GPU AI（人工智慧）推理效能10年將提升1000倍。

達利在近日舉行的「2023 Hot Chips」年度會議上指出，每一款新的處理器需要獨創性與努力來發明與驗證新成份。這迥然不同於一個世代以前，工程師基本上依賴的是更小、更快速的晶片原理。

他說，他在輝達領導的一個300多人團隊，過去10年協助單一GPU的AI推理效能提升1000倍，未來也將以這樣的速度持續下去。

IEEE Spectrum一篇報導，首度以輝達創辦人兼執行長黃仁勳為名，將此驚人進展稱為「黃氏定律」，華爾街日報之後一篇專欄文章，使此定律廣為人知。

達利解釋，輝達一直努力改良GPU微架構，以提升AI推理的效能成長。比如，輝達最新Hopper架構與Transformer引擎，採用8與6位元浮點及整數數學動態組合，產生12.5倍的效能提升，這是為當前生成式AI模型的需求，量身打造的，相關複雜指令協助以更少能源執行更多工作。

此外，輝達安培架構（Ampere）增加結構稀疏性，此為簡化AI模型權重，而又不降低模型準確度的創新方式，該技術帶來另外2倍的效能提升，未來有望再度取得進展。

達利也提到，將系統中的GPU，以及系統之間的輝達網絡直接串連的「NV Link」，能提升單一GPU效能1000倍。

他說，雖然過去10年，輝達的GPU從28奈米升級到5奈米製程，但總體效能僅提升2.5倍，這與一個世代前的摩爾定律迥然有別，根據該定律，隨著晶片越變越小、運算越來越快，效能每兩年應倍增。

達利說，儘管摩爾定律的效能提升逐漸失效，但他對於黃氏定律深具信心。他說，因為新一代晶片與系統需要新創新，「這是做電腦工程師的有趣時代；電腦產業正處於決定性時刻，而這一切都取決於公司如何看待晶片與運算的發展」。

GlobalFoundries重大戰略轉變，無限期擱置7奈米FinFET研發計劃

科技產業資訊室 - May 發表於 2018年8月28日

圖、全球六大IC晶圓廠製程演進情況
(以量產時間為準；本表格一直在更新中)

全球第二大半導體晶圓代工廠 GlobalFoundries（格羅方德），宣布了一項重要的戰略轉變，就是無限期擱置7奈米FinFET 研發計劃。轉而將專注新興產品市場的客戶提供專業的代工技術，也就是14奈米 / 12奈米平台的產品開發，包括RF、嵌入式存儲器和低功耗晶片。

根據GlobalFoundries的首席技術長Gary Patton接受媒體專訪，表示原預定今年(2018)第四季向客戶推出首批採用7奈米製程的晶片，最後基於公司對其7奈米平台以及財務的商業機會之考量，最後決定採取激烈的戰略轉變而無限期擱置7奈米FinFET 研發計劃，並非基於公司面臨的技術問題。

其實，AMD的第一款7奈米產品就是採用台積電CLN7FF設計，且本月(2018.8)宣布預計於 2019 年上半出貨的第二代 Epyc 伺服器處理器（架構代號：Rome）將交由台積電以7nm 製程負責生產，所以並未承諾在2018年末採用GF的7奈米，推測GF可能因此決定無限期擱置7奈米FinFET 研發計劃。

GlobalFoundries是全球第二大半導體晶圓代工廠，自2009 年從AMD 分拆自立門戶，向來是 AMD 最重夥伴、專門幫AMD代工製造晶片。GlobalFoundries為了確保長期保持與三星晶圓和台積電的競爭力，2015年從IBM獲得了IP和開發團隊（以及兩個晶圓廠和許多義務），並投入數十億美元開發7奈米製造技術平台。最後，GlobalFoundries 憂心摩爾定律已逼近極限，同時找不到金援且研發新製程必定得投注大量資金於購買EUV新設備，然而的回收效益仍有待商榷之下，只好走上棄守之路。

由於戰略轉變，GF將削減5％的員工，並與AMD和IBM重新談判其WSA和IP相關交易。不知該IBM團隊是否會轉戰到誰家手上？會去三星或中芯？

根據全球晶圓代工市場2018上半年排名，台積電佔有率56%居第一，而市佔率第二名的格羅方德則9%。如今，格羅方德宣布退出先進製程競賽後，位於第三名的聯電和第四名的三星是否有機會超前，值得大家關注。而進入7奈米軍備競賽者，僅剩台積電及三星。

台積電積極往7奈米以下前進
目前，台積電在先進製程是領頭羊，超越了英特爾。台積電7奈米製程於2018年第二季進入量產，下半年速度會加快，預估今年(2018)7奈米占營收比將提高到20%。台積電7奈米客戶涵蓋手機應用處理器、網通處理器、可編程邏輯元件、繪圖處理器和遊戲機特殊應IC，以及加密貨幣挖礦晶片和人工智慧晶片（AI）等高速運算晶片。依照台積電的技術路徑圖，5奈米則會在2020年量產，3奈米在2022年，2奈米在2025年；至於南京12吋廠16奈米，2018年4月開始小量產，第一期月產能2萬片規模，將以中國大陸客戶為主。

三星晶圓代工業務
三星電子於2017年5月將晶圓代工業務部門獨立出來，期望強化與台積電爭奪市場的競爭力。市場預估這將給晶圓代工市場帶來些變數，可能擴大其晶圓代工版圖。三星電子為追趕台積電，購買極紫外光(EUV)微影技術設備完成了7奈米製程技術的開發，預計2019年量產。此外，三星也可以採取其他模式強化晶圓代工業務。例如：聯發科為了獲得三星手機採用其晶片解決方案的訂單，有機會將晶圓代工轉給三星。英偉達（NVIDIA）在考量先進製程的產能和代工價格問題之間，有機會將部分訂單轉往三星以獲得更好晶片價格。

英特爾（intel）
英特爾曾表明將會在 2020 年量產 7 奈米製程處理器。之後，英特爾又承認10nm Cannon Lake處理器再次延期，預計量產時間將從原訂的2018年底延至2020年。對於英特爾來說，公司不想重複以往的摩爾定律戰略，而且透過不斷改進現有晶片來獲取整體利益。例如：2019年將Optane的新記憶體晶片技術與處理器整合在一起，進而提升競爭力。畢竟，這是英特爾花了十年時間來從零開始研發的技術，其能夠不再專注於晶圓微縮技術而已。未來，這些晶片也將增加人工智慧與機器學習的功能。

中芯國際(SMIC)
正借助國家資本設法在先進製程上追趕國際大廠。今年初宣布，中芯國際宣布聯手大基金、上海集成電路產業基金兩大政府基金，共同投資102.4億美元給旗下中芯南方，且挖來粱孟松協助搶攻14奈米技術發展。不久前，中芯國際(SMIC) 對外宣稱已突破先進技術瓶頸，14奈米FinFET技術開發獲得重大進展，第1代FinFET技術研發已進入客戶導入階段。目標訂2019年底量產每年3.5萬晶圓。

結語
其實，GF擱置7奈米不是重點，重點反而是AMD棄GF/IBM轉押台積電7奈米製程，目標是來奪取英特爾市占及其他較低階晶片市場。尤其，當英特爾10奈米製程量產無法於明年(2019)下半年前啟動，將面臨險峻競爭壓力。所以，長線來看，基於大筆資金投資及技術不如人之下，GF棄守先進製程策略反而是正確的，也意味著放棄20%的最頂端市場，卻鎖定80%的中低階市場，策略很正確。但GF棄守先進製程，卻牽動每家半導體業者市場戰略布局。

然而，7奈米對晶圓代工廠是一個門檻，如果無法跨越鴻溝，勢必也將缺席先進製程賽局，同時在下世代晶片，如：人工智慧、5G、物聯網等高效高速運算應用晶片市場也將失去競爭力。

由於，可預見未來7~8年，摩爾定律將走到盡頭，與其投入高設備成本於矽晶圓，還不如將資源集中投入下世代材料取代矽，然而開發下世代材料取代矽，卻是另一場燒錢的豪賭。半導體產業關乎下世代許多新興產品的走勢，而半導體又是高資金密集的產業，實非完全依賴一家公司(台積電)就有能耐可以撐起台灣未來產業的命脈。未來，政府所走每一步必須是明智且正確的，來為半導體產業鋪路，結合學研產共同齊心協力才會有機會成功。(1402字；圖1)


參考資料：
GlobalFoundries Stops All 7nm Development: Opts To Focus on Specialized Processes. Anadtech, 2018/8/27.
三星成立晶圓代工研發中心，搶當全球第二。科技產業資訊室(iKnow)，2018/5/28。
格羅方德拋棄5奈米直攻3奈米，資金是最大隱憂。科技產業資訊室(iKnow)，2018/5/21。
三星電子採用EUV開發7奈米晶片、追趕台積電。科技產業資訊室(iKnow)，2018/4/11。


[後續報導]
2018.10.18--三星電子已完成基於EUV的7奈米LPP晶圓製程技術開發，2018.10.18宣布已開始量產7LPP。雖然，三星比台積電稍慢才推出7奈米製程，但為了追趕台積電，三星決定率先採用EUV。台積電7奈米已於今年(2018第二季)量產，至於採用EUV方面則會在7奈米的增強版本7nm+才會在少數幾層光罩採用EUV。因此，台積電擁有可選擇採用EUV與不採用EUV版本製程的彈性，會成為台積電的優勢。市場推測可能是2019年下半年才會導入EUV量產7奈米晶圓。

英特爾10奈米何時量產一直是個謎，市場推測或許是想等到EUV技術更成熟、能達到成本效益時才會導入量產，所以預測該時間點恐怕要到2021年底。

2014-03-26 新思CEO：28nm後電晶體成本降低速度將趨緩

 新聞來源: 電子工程專輯 (2014.3.26)

摩爾定律(Moore's Law)將在未來的十年持續發展，但每單位電晶體成本下跌的速度將隨之減緩，無法再像過去一樣快速降低了。根據新思科技董事長兼執行長Aart de Geus表示，晶片設計越來越複雜，逐漸延緩向更大晶圓的過渡，但也為其他替代技術開啟了大門。

Aart de Geus的這番評論正好出現在當今業界日益關注半導體技術的未來發展之際。有些業界觀察家指出，28nm節點可能會是最後一次還能以新矽晶製程為客戶帶來完整的好處了──更低成本、功耗以及更高性能。

展望未來，「評判的標準將取決於每個電晶體成本降價的速度有多快──這同時也會是良率能多快提升的函數，」Aart de Geus指出，「隨著電晶體降價速度減緩，半導體的價格很可能就必須提高，」才能使晶片製造商得以回收投資。

不過，Aart de Geus也轉述英特爾資深院士Mark Bohr的看法，他說Mark Bohr表示看到一條可邁向7nm節點的發展道路，還「可能以某種方式降低每電晶體價格。」

業界分析師G. Dan Hutcheson則指出，目前對於未來節點的每電晶體成本資料掌握有限。不過，根據以往的發展經驗，他預計業界將能持續看到成本下降。

Hutcheson指出，由於缺少下一代微影工具，晶圓廠自20nm起就必須為一些晶片層進行兩次圖樣(pattern)過程。但微影技術僅佔晶片製造成本的四分之一。

面對來可能更高的成本，「業界將竭盡所能的利用目前的28nm節點，」Aart de Geus表示，「由於利潤並沒那麼高，其他公司可能更指望在16/14nm節點，因此，只有一些廠商會轉移到20nm節點，」他補充說。

這可能會為其他替代技術開啟了另一扇門，如意法半導體(ST)以及其他業者提出的全耗盡型絕緣上覆矽(FD-SOI)技術。「但這也會帶動其他主導廠商大力支持 FD-SOI ，」他說。

考慮到成本不斷的增加以及晶片製造的複雜度，半導體公司已經將從300mm晶圓過渡到45nn晶圓的時程延遲到2020年了。Aart de Geus說：「更大的晶圓有時雖可帶來更低成本，但業界也相應地需要一款完整的工具，如今卻還無法到位。」

儘管如此，Aart de Geus對於未來發展仍抱持樂觀看法。隨著該公司推出重要的晶片設計軟體升級，他表示，「我們可支援多幾十億種電晶體晶片，而在未來十年也將看到持續的進展。」

有趣的是，在以Synopsys公司工具完成的設計中，只有約5%的設計採用目前先進的28nm製程技術。根據Aart de Geus的簡報資料，180nm節點是目前最普遍的製程技術，在採用該工具的設計中約佔30%，接著分別是65nm以及250nm節點。

「這的確是令人驚訝的數據分佈，讓我不得不再三確認圖表與數字是否確，」Aart de Geus說，「但可以確定的是我們看到了大量轉向28nm的趨勢，接下來也將逐漸增加過渡至16/14nm節點。」

2011-05-19 英特爾Tri-Gate電晶體

 英特爾運用新3-D立體結構帶來電晶體革新

新電晶體打造22奈米晶片 創造出省電與效能提升的空前組合

文/廠商新聞稿 | 2011-05-09發表

.• 英特爾宣布重大的技術突破，同時也是微處理器歷史性的創新。全球首款3-D、三閘(Tri-Gate)電晶體將進入量產階段。

• 邁入3-D、三閘(Tri-Gate)電晶體的里程碑，將維持科技演進的步伐，於未來繼續推動摩爾定律。

• 效能提升與減少耗電的空前組合，造就許多層面的創新，讓未來22奈米(nm)元件能運用在最小的手持裝置到效能強大的雲端伺服器。

• 英特爾展示22奈米微處理器(代號為“Ivy Bridge”)將是首款內含3-D、三閘(Tri-Gate)電晶體的量產晶片。

英特爾公司宣布電晶體演進的重大突破。電晶體乃是現代電子產品中十分微小的基礎元件。自從矽電晶體在50年前發明以來，首度採用3D立體結構的電晶體即將邁入量產。英特爾於2002年首次公開命名為Tri-Gate的革命性3D立體電晶體設計。22奈米製程晶片(內部代號為Ivy Bridge)，將邁入量產。1奈米為1公尺的10億分之1。

3-D、三閘(Tri-Gate)電晶體意味著將完全擺脫2D平面電晶體結構。迄今為止，不僅所有電腦、手機、消費電子產品，甚至連汽車、飛機、家用電器、醫療設備、以及成千上萬種日常裝置內的電子控制元件，在過去數十年皆使用平面結構的電晶體。

英特爾總裁暨執行長歐德寧(Paul Otellini)表示：「英特爾的科學家與工程師們以3-D立體的設計再次徹底革新電晶體。該技術不僅將創造出許多為世界帶來不同面貌的驚奇產品，同時，也將摩爾定律推升至新的境界。」

科學家們很早便認同3-D立體電晶體結構能延續摩爾定律的準確性，因為當電路尺寸微縮到一定程度時，物理定律就變成微型化的障礙。今日發表的突破性成果，在於英特爾有能力使創新的3-D、三閘(Tri-Gate)電晶體設計進入量產，這不僅開啟摩爾定律的新時代，更為各種裝置打開一扇大門，跨入創新的新世代。

摩爾定律預測矽元件技術的發展速度，指出電晶體的密度大約每兩年就會倍增，功能與效能攀升，成本則隨之下滑。在過去40多年來，摩爾定律已成為半導體產業在經營上所依循的基本規律。

前所未見的省電效率與效能提升

英特爾的3-D、三閘(Tri-Gate)電晶體讓晶片能在更低的電壓下運作，且降低漏電，相較於先前最先進的電晶體，不僅效能提升且更加省電。這些功能讓晶片設計人員掌握充裕彈性，能根據應用的需要選擇適合的電晶體，以達到低功耗或高效能的目標。

22奈米的3-D、三閘(Tri-Gate)電晶體在低電壓模式，其效能較英特爾的32奈米平面電晶體高出37%。如此出色的性能提升，讓這種新晶片適用於各種迷你掌上型裝置，在運作時能減少電晶體在開啟/關閉反覆切換所耗費的電力。相較於內含2D平面電晶體的32奈米晶片，新型電晶體在維持相同效能時耗電量縮減近一半。

英特爾資深研究院士Mark Bohr表示：「英特爾獨特的3-D、三閘(Tri-Gate)電晶體所帶來的效能提升與省電，是我們前所未見的非凡表現。這項里程碑的意義絕對不只是延續摩爾定律的準確性。3-D電晶體帶來低電壓與低耗電的優勢，遠遠超越一般前後兩世代製程之間的提升幅度。它將賦予產品設計人員充裕的彈性，為現今的裝置加入更多智慧功能，還能開發出全新類型的產品。我們相信這項突破性技術將進一步擴展英特爾在半導體產業的領先優勢。」

延續創新的步伐 – 摩爾定律

隨著英特爾共同創辦人高登摩爾所提出之摩爾定律所預測的速度，電晶體持續變小、更便宜、而且更省電。因此，英特爾能夠創新研發、整合、以及加入更多功能與運算核心到每顆晶片，一方面提升效能，同時亦降低每個電晶體的製造成本。

在22奈米世代，想要延續摩爾定律的準確性，業界面臨更加複雜的挑戰。由於預見這種情況，英特爾的研究科學家在2002年發明了他們稱為Tri-Gate的電晶體，取這個名字是因為閘極有三個面。今日宣布的訊息是經歷多年研發的成果，結合英特爾的研究/開發/製造團隊，使這項成果將邁入大量生產的階段。

3-D、三閘(Tri-Gate)重新打造了電晶體。傳統的“平面” 2D閘極換成3D矽晶薄片，這些做成薄片狀的電晶體垂直接附在矽基板的表面上。薄片三個平面上各置有一個閘極，用來控制電流 – 兩側各有一個，第三個則置於頂端，而2D平面電晶體則只有在頂端處置有唯一一個閘極。更多的控制元件讓電晶體在切換至「開啟」狀態(以提高效能)時能流入更多的電流，而在「關閉」狀態(達到最低的耗電)時讓電流盡可能接近於零，並且讓電晶體能快速在兩種狀態之間切換(以達到更好的效能)。

摩天高樓讓都市規劃人員得以向天空疊高樓層，以構築出更多的活動空間，英特爾的3-D、三閘(Tri-Gate)電晶體結構透過類似的方式來提升密度。由於這些電晶體薄片是垂直置於基板上，因此電晶體能靠得更近，這對技術以及摩爾定律預測的經濟效率而言至關重要。在未來的世代，產品設計師可持續提高電晶體薄片的高度，藉此達到更高的效能與省電性。

摩爾表示，「多年來我們在電晶體微縮時持續面臨重重的極限。基本結構的改變，是一種真正革命性的做法，使得摩爾定律能延續創新的歷史步調。」

全球首款22奈米3-D、三閘(Tri-Gate)電晶體的展示

3-D、三閘(Tri-Gate)電晶體將運用在英特爾即將上線的22奈米節點，將能配合電晶體的線路尺吋。在一個英文句點大小的晶粒上就能放入超過600萬個22奈米Tri-Gate電晶體。

英特爾今日展示全球首款22奈米微處理器，這款代號為“Ivy Bridge”的處理器能用在筆記型電腦、伺服器、以及桌上型電腦。Ivy Bridge系列Intel® Core™ (酷睿™)處理器將是第一批採用3-D、三閘(Tri-Gate)電晶體的量產晶片。Ivy Bridge處理器預計在今年底前開始量產。

這項矽晶科技的突破亦將協助開發更高整合度的Intel® Atom™(凌動™)處理器，讓內含這些新處理器的產品能擁有更優異的效能、功能、以及與Intel®架構相容的軟體，滿足各個市場對於整體耗電、成本、以及尺寸等方面的需求。

TSMC蔣尚義：自主創新推動半導體技術升級

TSMC蔣尚義：自主創新推動半導體技術升級

2010年07月08日19:02

受訪人：TSMC研發資深副總裁蔣尚義

時間：2010年5月26日

地點：北京香格里拉飯店

20世紀80年代中期，晶圓代工企業的出現改變了集成電路產業的遊戲規則，使全球半導體產業的生態系統發生了革命性的變化。隨著集成電路特徵尺寸進入32納米節點，“摩爾定律還能走多遠”成為業界關注的話題。作為專注於集成電路製造的企業，如何在新的工藝節點搶占先機？如何面對即將到來的器件物理極限？如何拓展新的業務領域？就此話題，記者日前專訪了TSMC研發資深副總裁蔣尚義。

推動半導體技術不斷升級

記者：TSMC開創了專業從事晶圓製造的Foundry模式，並取得了成功。你認為這種產業模式未來是否還具有生命力？

蔣尚義：TSMC自成立至今已有23年曆史。在過去的23年中，我們不斷地看到採取IDM（集成器件製造商）模式的公司逐漸放棄芯片製造業務，轉型成為Fabless（無生產廠集成電路設計公司）或Fablite（輕製造設施）公司，而不是相反。

晶圓製造是一個資金密集型的產業，以TSMC為例，我們每增加1元錢的投資，能得到的年銷售收入增長是0.5元，普通公司很難承受這樣的投資強度。同時，從事晶圓製造行業必須非常注重規模效應，對於企業而言，通常產能規模越大，其生產成本就越低。如今，IDM模式的公司越來越少，足以說明Foundry模式具有強大的生命力，也足以說明TSMC最初選擇的發展道路是正確的。

記者：兩年前，TSMC和英特爾、三星一起宣布，共同推動18英寸生產線在2012年問世。你認為這個目標是否還能夠按當初的計劃得以實現？

蔣尚義：在過去數十年中，半導體晶圓直徑從4英寸、6英寸、8英寸直到12英寸，大概每隔10年晶圓尺寸就會有一次升級。如果按照這個規律進行推算的話，18英寸生產線應該在2011年或2012年被推出，但從目前的情形來看相當具有挑戰性，其中最重要的原因是設備製造商的研發成本太高，而且在他們付出巨額的研發費用之後，得到的結果是銷售的設備數量卻較前一世代線減少，因此他們對升級到18英寸並沒有多大興趣。當前的半導體設備製造業與過去數十年有一個很大的不同，就是在集成電路生產的幾個關鍵環節，其設備供應商幾乎都是一家獨大，而不是像過去那樣可以形成兩三家企業競爭的局面，這也在一定程度上影響了設備供應商推動其產品更新換代的積極性。我認為，從12英寸升級到18英寸，最大的障礙與其說是技術上的，不如說是經濟上的。不過，TSMC會一如既往推動半導體產業的升級。

記者：TSMC在28nm節點轉向了Gate Last(後柵)工藝，你如何看待Gate Last和Gate First(先柵)兩種技術的前景？集成電路設計公司對此持何種態度？

蔣尚義：我們現在面臨的情況跟上世紀80年代初所遇到的問題有些類似。當時，半導體業界剛剛開始從NMOS工藝轉向CMOS工藝。我們知道，CMOS器件融合了NMOS和PMOS兩種器件的構造，CMOS工藝至今仍是主流的工藝技術。當時，人們試圖沿用NMOS工藝的做法，在CMOS器件中統一採用N+摻雜的多晶矽材料來製作柵極，但發現其中的PMOS性能非常不好。為此，部分廠商試圖往PMOS管的溝道中摻雜補償性的雜質材料，儘管取得了一些效果，但此舉又帶來了很多副作用。

們今天面臨的難題仍然是NMOS和PMOS兩種構造在CMOS器件中共存的問題。以前，TSMC一直採用先製作柵極、後製作源/漏極的Gate First工藝，但Gate First工藝有一個先天的限制，就是同一個器件其柵極材料只能用一種。對於單純的NMOS器件或PMOS器件來說這是沒有問題的。但對CMOS工藝而言就無法兼顧兩種構造，目前業界普遍的做法是在選擇柵極材料的時候盡量遷就性能較強的NMOS器件，因此PMOS的性能就相對較差。

TSMC在28nm節點轉向Gate Last工藝，Gate Last工藝是在製作完源/漏極之後再製作柵極，可以分別針對NMOS和PMOS沉積不同的柵極材料。這樣，就解決了柵極材料無法使NMOS和PMOS兩種構造同時達到性能最佳化的問題。儘管有業內企業在28nm節點仍然採用Gate First工藝，但我相信，在20nm節點，他們必然也會轉向Gate Last。對集成電路設計企業而言，他們也非常希望工藝路線能盡快得到統一，否則會給他們的設計工作帶來很大的困擾。

記者：從IC製造的角度來看，光刻技術也是必須突破的瓶頸。你認為目前193nm浸潤光刻技術會在哪個技術節點宣告終結？

蔣尚義：在40nm節點，TSMC仍然使用的是193nm波長的浸潤式光刻設備，在28nm和20nm節點，我們還將繼續使用這種設備，但在光罩技術方面需要進一步的創新做法。我認為，在未來的15nm或14nm節點，即便193nm波長的光刻設備在技術上還能滿足需求，但在成本上已不具經濟效益優勢。屆時，就需要引入EUV(極紫外)光刻設備或E-Beam(電子束直寫)光刻設備。當然，引入新工藝和新設備的成本也不容小覷。以EUV為例，一台EUV設備目前的售價是1億美元，而為給這台EUV配套，我們還需要事先在潔淨室里安裝一台價值180萬美元的起重機。另外，從產能角度來看，EUV的單台產能要達到每小時100片晶圓才能具有生產效益；E-Beam的弱點也在於生產能力，但如果E-Beam能保證每小時加工10片晶圓，那麼10台E-Beam的價格合計也會低於1台EUV。此外，E-Beam具備另一個優勢是不再需要掩模(Mask)。

“摩爾定律”或將失效

記者：在過去的半個世紀裡，集成電路工藝技術一直按照“摩爾定律”穩步提升，到今天已經進入32nm節點。業界始終有人在探討“摩爾定律”究竟何時將失效，你對此持什麼觀點？

蔣尚義：現在的集成電路中的晶體管被稱為“平面晶體管”，從物理結構上來看，平面晶體管可以延續到18nm工藝，因此這種結構在20n​​m節點仍然適用。如果器件的特徵尺寸繼續減小，就需要引入新的結構。就目前而言，FinFet和SOI是兩個主要發展方向，TSMC更看好充分利用三維空間的FinFet結構。如果採用FinFet技術，那麼器件的特徵尺寸可以做到7nm～8nm。當然，我們也希望在今後10年內能有新的技術湧現出來，讓“摩爾定律”能夠延續下去。值得注意的是，工藝技術繼續向上提升，每升級一代研發成本和生產成本都會大幅增加，如果獲得效益的增加幅度小於成本增加的幅度，那麼工藝技術的升級就難以為繼了。

我們可以通過粗略的計算來比較一下效益與成本。摩爾定律每升級一代，晶體管的尺寸便縮小為上一代產品的70%，轉化為面積則縮小一半；也就是說，同樣面積的芯片上晶體管數量將翻一番，從理論上講這意味著芯片廠的效益將增長100%。但由於系統中的輸入/輸出、模擬器件等無法將面積縮小一半，所以，其晶體管數量的增長僅為85%左右，相應的，其效益的增長也僅為85%。另外，開發新產品的研發成本將抵消30%的效益，相比上一代技術，新技術帶來的效益僅為55%。集成電路產品的價格每年都在下跌，通常每年會下跌12%左右，而升級一代產品大約需要兩年時間，因此，價格的下跌又將抵消25%的效益；同時，工藝的升級會導致晶圓製造廠的成本增加，未來，如果因為晶圓製造成本增加使得工藝升級失去投資效益，屆時，可能就是摩爾定律走到盡頭的時候。


記者：如果嚴格按照“摩爾定律”的工藝路徑，65nm之後的各個節點應該是45nm、32nm、22nm，但TSMC從45nm節點開始就不再遵循這個路徑，而是每每領先“半步”，先是採用了40nm工藝，隨後跳過32nm直接進入28nm，最近又宣布將跳過22nm直接進入20nm。請問TSMC採取這樣的策略是出於何種考慮？

蔣尚義：TSMC採取這樣的策略，主要是配合客戶的需求，以及為了充分發揮自己在研發能力、產能規模和融資能力上的優勢。在晶圓代工領域，與和我們最接近的競爭對手相比，TSMC的銷售收入超過他們的3倍，因此我們在研發上的投資額度也可以保持2～3倍的領先，這使得我們擁有足夠的資源優勢，在技術上拉開與競爭對手的距離。這也是我們從45nm節點開始採取領先“半步”策略的原因。從目前來看，我們採取的這種策略是成功的。

在晶圓製造領域，因為不同芯片的面積不同，所以我們通常以整片晶圓的缺陷密度來衡量製造過程中的良率。任何公司進入一個新的技術節點，一開始缺陷密度總是比較高；隨著時間推移，缺陷密度會逐漸降低。如果用橫坐標為時間、縱坐標為缺陷密度的曲線來表徵這個過程，我們可以看到一條逐漸下降的曲線。這條曲線在橫向持續的長度遠遠超出我們的想像，因為缺陷密度降低(即良率提高)的過程往往會持續10年以上。我們在10年前推出的0.13μm的工藝，直到今天仍在改進中。我們領先競爭對手推出更先進的工藝，並不僅僅是著眼於當前的利益，而是要在之後的10多年中始終保持技術上的領先地位。

記者：那麼，除了英特爾仍然嚴格遵循“摩爾定律”的路徑之外，是否還有其他公司會和TSMC走同樣的工藝路徑？

蔣尚義：的確，目前業內很多專業的晶圓製造企業在其工藝標准上向TSMC靠攏，因為很多集成電路設計公司是按照TSMC的工藝標准進行設計，這樣，一旦TSMC的產能無法滿足市場需求，他們就可以很方便地爭取到這部分客戶。因此，TSMC領先“半步”的策略被同行所效仿也就不足為奇了，或許TSMC現在所走的工藝路徑還會成為Foundry業界新的標準。

加速拓展新業務領域

記者：隨著集成電路產品的升級換代，設計成本也不斷提升，過高的成本門檻一定會阻礙一些公司進入這個行業。此外，由於針對特定產品的開發成本上升，需要該產品具有更大的市場空間才能保證涉足該領域的企業能夠贏利。所有這些是否意味著Foundry企業的客戶數量將大為減少？TSMC如何看待這一潛在的危機？

蔣尚義：在集成電路進入45nm節點之後，開發一款新產品的成本將超過5000萬美元；而對於集成電路設計公司來說，他們通常希望成本佔銷售收入的比例不超過20%。因此，設計公司對於銷售收入期望值的底線應該是2.5億美元。的確，無論是市場空間還是研發成本對於很多初創的公司而言都是一個很大的挑戰，很多初創公司和融資能力較差的公司會因此無法躋身一些主流產品市場。

這樣的情形對專業從事晶圓製造的企業而言應該是喜憂參半。在上世紀90年代，由於某些產品領域的競爭非常激烈，客戶把資源集中在產品的某一代，在該領域處於主導地位，然而到了產品的下一代因沒有及時投入研發資源，其統治地位就被另一家公司所取代，業內有人把這種現象戲稱為“一代拳王”。這種現象就給我們的研發人員帶來一些困難，因為我們在同一類產品更新換代的過程中往往要面對不同的合作夥伴，在上一代產品開發過程中建立的默契關係無法延續到新一代產品。

現在，這樣的現像明顯減少了，這對研發部門而言自然是一件好事，可以提高工作效率；當然，對於市場部門而言，客戶數量減少意味著談判難度加大。

所幸的是，有能力提供先進工藝的晶圓製造企業數目也在下降，我們所面臨的競爭壓力也有所減少，因此TSMC高端客戶的數量反而不斷增加。一個令人欣慰的消息是，在28nm節點，全球排名前20位的集成電路企業都與TSMC有合作關係，這在公司歷史上還是第一次。

記者：如今，節能減排已經成為全世界關注的話題，在“大力培育戰略性新興產業”政策指引之下，中國政府也非常重視新能源產業和節能減排技術的發展。TSMC從去年開始涉足光伏產業，針對這個新興產業，TSMC有哪些具體的規劃？

蔣尚義：針對光伏產業鏈，從多晶矽和單晶矽的製造，到電池與組件的生產，再到太陽能電站的建設，TSMC都做了很長時間的評估。我們認為，在光伏領域，TSMC還是應該發揮自身技術方面的特長，以工藝技術為依托，尋找一個切入點。雖然太陽能電池的發展歷程已有30～40年，但仍有很多新工藝、新技術不斷湧現。最近5年，薄膜太陽能電池和CIGS(銅銦鎵硒)太陽能電池獲得業界的青睞，這些領域在技術上還有很大的發展空間。

記者：除了光伏產業之外，LED也是TSMC近期比較關注的領域。針對LED照明產業TSMC將採取哪些競爭策略？

蔣尚義：LED產業方面，TSMC位於新竹科學園區的LED照明技術研發中心暨量產廠房已在今年3月動土興建，這是我們跨入綠色能源新事業的重要里程碑。我們將充分發揮TSMC在半導體技術的領先地位以及優異的製造能力兩項優勢，全力進行LED照明技術、製程、封裝與測試的研發與整合，從明年起公司將率先以LED光源(Light Source)以及LED光引擎(Light Engine)等產品切入市場，來追求LED照明產業的廣大商機。我認為，在LED領域，中國大陸也有很多的市場機會。