TSMC蔣尚義：自主創新推動半導體技術升級

TSMC蔣尚義：自主創新推動半導體技術升級

2010年07月08日19:02

受訪人：TSMC研發資深副總裁蔣尚義

時間：2010年5月26日

地點：北京香格里拉飯店

20世紀80年代中期，晶圓代工企業的出現改變了集成電路產業的遊戲規則，使全球半導體產業的生態系統發生了革命性的變化。隨著集成電路特徵尺寸進入32納米節點，“摩爾定律還能走多遠”成為業界關注的話題。作為專注於集成電路製造的企業，如何在新的工藝節點搶占先機？如何面對即將到來的器件物理極限？如何拓展新的業務領域？就此話題，記者日前專訪了TSMC研發資深副總裁蔣尚義。

推動半導體技術不斷升級

記者：TSMC開創了專業從事晶圓製造的Foundry模式，並取得了成功。你認為這種產業模式未來是否還具有生命力？

蔣尚義：TSMC自成立至今已有23年曆史。在過去的23年中，我們不斷地看到採取IDM（集成器件製造商）模式的公司逐漸放棄芯片製造業務，轉型成為Fabless（無生產廠集成電路設計公司）或Fablite（輕製造設施）公司，而不是相反。

晶圓製造是一個資金密集型的產業，以TSMC為例，我們每增加1元錢的投資，能得到的年銷售收入增長是0.5元，普通公司很難承受這樣的投資強度。同時，從事晶圓製造行業必須非常注重規模效應，對於企業而言，通常產能規模越大，其生產成本就越低。如今，IDM模式的公司越來越少，足以說明Foundry模式具有強大的生命力，也足以說明TSMC最初選擇的發展道路是正確的。

記者：兩年前，TSMC和英特爾、三星一起宣布，共同推動18英寸生產線在2012年問世。你認為這個目標是否還能夠按當初的計劃得以實現？

蔣尚義：在過去數十年中，半導體晶圓直徑從4英寸、6英寸、8英寸直到12英寸，大概每隔10年晶圓尺寸就會有一次升級。如果按照這個規律進行推算的話，18英寸生產線應該在2011年或2012年被推出，但從目前的情形來看相當具有挑戰性，其中最重要的原因是設備製造商的研發成本太高，而且在他們付出巨額的研發費用之後，得到的結果是銷售的設備數量卻較前一世代線減少，因此他們對升級到18英寸並沒有多大興趣。當前的半導體設備製造業與過去數十年有一個很大的不同，就是在集成電路生產的幾個關鍵環節，其設備供應商幾乎都是一家獨大，而不是像過去那樣可以形成兩三家企業競爭的局面，這也在一定程度上影響了設備供應商推動其產品更新換代的積極性。我認為，從12英寸升級到18英寸，最大的障礙與其說是技術上的，不如說是經濟上的。不過，TSMC會一如既往推動半導體產業的升級。

記者：TSMC在28nm節點轉向了Gate Last(後柵)工藝，你如何看待Gate Last和Gate First(先柵)兩種技術的前景？集成電路設計公司對此持何種態度？

蔣尚義：我們現在面臨的情況跟上世紀80年代初所遇到的問題有些類似。當時，半導體業界剛剛開始從NMOS工藝轉向CMOS工藝。我們知道，CMOS器件融合了NMOS和PMOS兩種器件的構造，CMOS工藝至今仍是主流的工藝技術。當時，人們試圖沿用NMOS工藝的做法，在CMOS器件中統一採用N+摻雜的多晶矽材料來製作柵極，但發現其中的PMOS性能非常不好。為此，部分廠商試圖往PMOS管的溝道中摻雜補償性的雜質材料，儘管取得了一些效果，但此舉又帶來了很多副作用。

們今天面臨的難題仍然是NMOS和PMOS兩種構造在CMOS器件中共存的問題。以前，TSMC一直採用先製作柵極、後製作源/漏極的Gate First工藝，但Gate First工藝有一個先天的限制，就是同一個器件其柵極材料只能用一種。對於單純的NMOS器件或PMOS器件來說這是沒有問題的。但對CMOS工藝而言就無法兼顧兩種構造，目前業界普遍的做法是在選擇柵極材料的時候盡量遷就性能較強的NMOS器件，因此PMOS的性能就相對較差。

TSMC在28nm節點轉向Gate Last工藝，Gate Last工藝是在製作完源/漏極之後再製作柵極，可以分別針對NMOS和PMOS沉積不同的柵極材料。這樣，就解決了柵極材料無法使NMOS和PMOS兩種構造同時達到性能最佳化的問題。儘管有業內企業在28nm節點仍然採用Gate First工藝，但我相信，在20nm節點，他們必然也會轉向Gate Last。對集成電路設計企業而言，他們也非常希望工藝路線能盡快得到統一，否則會給他們的設計工作帶來很大的困擾。

記者：從IC製造的角度來看，光刻技術也是必須突破的瓶頸。你認為目前193nm浸潤光刻技術會在哪個技術節點宣告終結？

蔣尚義：在40nm節點，TSMC仍然使用的是193nm波長的浸潤式光刻設備，在28nm和20nm節點，我們還將繼續使用這種設備，但在光罩技術方面需要進一步的創新做法。我認為，在未來的15nm或14nm節點，即便193nm波長的光刻設備在技術上還能滿足需求，但在成本上已不具經濟效益優勢。屆時，就需要引入EUV(極紫外)光刻設備或E-Beam(電子束直寫)光刻設備。當然，引入新工藝和新設備的成本也不容小覷。以EUV為例，一台EUV設備目前的售價是1億美元，而為給這台EUV配套，我們還需要事先在潔淨室里安裝一台價值180萬美元的起重機。另外，從產能角度來看，EUV的單台產能要達到每小時100片晶圓才能具有生產效益；E-Beam的弱點也在於生產能力，但如果E-Beam能保證每小時加工10片晶圓，那麼10台E-Beam的價格合計也會低於1台EUV。此外，E-Beam具備另一個優勢是不再需要掩模(Mask)。

“摩爾定律”或將失效

記者：在過去的半個世紀裡，集成電路工藝技術一直按照“摩爾定律”穩步提升，到今天已經進入32nm節點。業界始終有人在探討“摩爾定律”究竟何時將失效，你對此持什麼觀點？

蔣尚義：現在的集成電路中的晶體管被稱為“平面晶體管”，從物理結構上來看，平面晶體管可以延續到18nm工藝，因此這種結構在20n​​m節點仍然適用。如果器件的特徵尺寸繼續減小，就需要引入新的結構。就目前而言，FinFet和SOI是兩個主要發展方向，TSMC更看好充分利用三維空間的FinFet結構。如果採用FinFet技術，那麼器件的特徵尺寸可以做到7nm～8nm。當然，我們也希望在今後10年內能有新的技術湧現出來，讓“摩爾定律”能夠延續下去。值得注意的是，工藝技術繼續向上提升，每升級一代研發成本和生產成本都會大幅增加，如果獲得效益的增加幅度小於成本增加的幅度，那麼工藝技術的升級就難以為繼了。

我們可以通過粗略的計算來比較一下效益與成本。摩爾定律每升級一代，晶體管的尺寸便縮小為上一代產品的70%，轉化為面積則縮小一半；也就是說，同樣面積的芯片上晶體管數量將翻一番，從理論上講這意味著芯片廠的效益將增長100%。但由於系統中的輸入/輸出、模擬器件等無法將面積縮小一半，所以，其晶體管數量的增長僅為85%左右，相應的，其效益的增長也僅為85%。另外，開發新產品的研發成本將抵消30%的效益，相比上一代技術，新技術帶來的效益僅為55%。集成電路產品的價格每年都在下跌，通常每年會下跌12%左右，而升級一代產品大約需要兩年時間，因此，價格的下跌又將抵消25%的效益；同時，工藝的升級會導致晶圓製造廠的成本增加，未來，如果因為晶圓製造成本增加使得工藝升級失去投資效益，屆時，可能就是摩爾定律走到盡頭的時候。


記者：如果嚴格按照“摩爾定律”的工藝路徑，65nm之後的各個節點應該是45nm、32nm、22nm，但TSMC從45nm節點開始就不再遵循這個路徑，而是每每領先“半步”，先是採用了40nm工藝，隨後跳過32nm直接進入28nm，最近又宣布將跳過22nm直接進入20nm。請問TSMC採取這樣的策略是出於何種考慮？

蔣尚義：TSMC採取這樣的策略，主要是配合客戶的需求，以及為了充分發揮自己在研發能力、產能規模和融資能力上的優勢。在晶圓代工領域，與和我們最接近的競爭對手相比，TSMC的銷售收入超過他們的3倍，因此我們在研發上的投資額度也可以保持2～3倍的領先，這使得我們擁有足夠的資源優勢，在技術上拉開與競爭對手的距離。這也是我們從45nm節點開始採取領先“半步”策略的原因。從目前來看，我們採取的這種策略是成功的。

在晶圓製造領域，因為不同芯片的面積不同，所以我們通常以整片晶圓的缺陷密度來衡量製造過程中的良率。任何公司進入一個新的技術節點，一開始缺陷密度總是比較高；隨著時間推移，缺陷密度會逐漸降低。如果用橫坐標為時間、縱坐標為缺陷密度的曲線來表徵這個過程，我們可以看到一條逐漸下降的曲線。這條曲線在橫向持續的長度遠遠超出我們的想像，因為缺陷密度降低(即良率提高)的過程往往會持續10年以上。我們在10年前推出的0.13μm的工藝，直到今天仍在改進中。我們領先競爭對手推出更先進的工藝，並不僅僅是著眼於當前的利益，而是要在之後的10多年中始終保持技術上的領先地位。

記者：那麼，除了英特爾仍然嚴格遵循“摩爾定律”的路徑之外，是否還有其他公司會和TSMC走同樣的工藝路徑？

蔣尚義：的確，目前業內很多專業的晶圓製造企業在其工藝標准上向TSMC靠攏，因為很多集成電路設計公司是按照TSMC的工藝標准進行設計，這樣，一旦TSMC的產能無法滿足市場需求，他們就可以很方便地爭取到這部分客戶。因此，TSMC領先“半步”的策略被同行所效仿也就不足為奇了，或許TSMC現在所走的工藝路徑還會成為Foundry業界新的標準。

加速拓展新業務領域

記者：隨著集成電路產品的升級換代，設計成本也不斷提升，過高的成本門檻一定會阻礙一些公司進入這個行業。此外，由於針對特定產品的開發成本上升，需要該產品具有更大的市場空間才能保證涉足該領域的企業能夠贏利。所有這些是否意味著Foundry企業的客戶數量將大為減少？TSMC如何看待這一潛在的危機？

蔣尚義：在集成電路進入45nm節點之後，開發一款新產品的成本將超過5000萬美元；而對於集成電路設計公司來說，他們通常希望成本佔銷售收入的比例不超過20%。因此，設計公司對於銷售收入期望值的底線應該是2.5億美元。的確，無論是市場空間還是研發成本對於很多初創的公司而言都是一個很大的挑戰，很多初創公司和融資能力較差的公司會因此無法躋身一些主流產品市場。

這樣的情形對專業從事晶圓製造的企業而言應該是喜憂參半。在上世紀90年代，由於某些產品領域的競爭非常激烈，客戶把資源集中在產品的某一代，在該領域處於主導地位，然而到了產品的下一代因沒有及時投入研發資源，其統治地位就被另一家公司所取代，業內有人把這種現象戲稱為“一代拳王”。這種現象就給我們的研發人員帶來一些困難，因為我們在同一類產品更新換代的過程中往往要面對不同的合作夥伴，在上一代產品開發過程中建立的默契關係無法延續到新一代產品。

現在，這樣的現像明顯減少了，這對研發部門而言自然是一件好事，可以提高工作效率；當然，對於市場部門而言，客戶數量減少意味著談判難度加大。

所幸的是，有能力提供先進工藝的晶圓製造企業數目也在下降，我們所面臨的競爭壓力也有所減少，因此TSMC高端客戶的數量反而不斷增加。一個令人欣慰的消息是，在28nm節點，全球排名前20位的集成電路企業都與TSMC有合作關係，這在公司歷史上還是第一次。

記者：如今，節能減排已經成為全世界關注的話題，在“大力培育戰略性新興產業”政策指引之下，中國政府也非常重視新能源產業和節能減排技術的發展。TSMC從去年開始涉足光伏產業，針對這個新興產業，TSMC有哪些具體的規劃？

蔣尚義：針對光伏產業鏈，從多晶矽和單晶矽的製造，到電池與組件的生產，再到太陽能電站的建設，TSMC都做了很長時間的評估。我們認為，在光伏領域，TSMC還是應該發揮自身技術方面的特長，以工藝技術為依托，尋找一個切入點。雖然太陽能電池的發展歷程已有30～40年，但仍有很多新工藝、新技術不斷湧現。最近5年，薄膜太陽能電池和CIGS(銅銦鎵硒)太陽能電池獲得業界的青睞，這些領域在技術上還有很大的發展空間。

記者：除了光伏產業之外，LED也是TSMC近期比較關注的領域。針對LED照明產業TSMC將採取哪些競爭策略？

蔣尚義：LED產業方面，TSMC位於新竹科學園區的LED照明技術研發中心暨量產廠房已在今年3月動土興建，這是我們跨入綠色能源新事業的重要里程碑。我們將充分發揮TSMC在半導體技術的領先地位以及優異的製造能力兩項優勢，全力進行LED照明技術、製程、封裝與測試的研發與整合，從明年起公司將率先以LED光源(Light Source)以及LED光引擎(Light Engine)等產品切入市場，來追求LED照明產業的廣大商機。我認為，在LED領域，中國大陸也有很多的市場機會。