2026-05-14 台積電技術論壇

台積電技術論壇登場 揭先進製程/CoWoS最新進展

MoneyDJ新聞 2026-05-14 17:22:47 新聞中心 發佈

台積電(2330)今(14)日舉行技術論壇，公司預估，半導體市場在今(2026)年就將超越1兆美元的門檻，並在2030年達1.5兆美元，成長動能絕大多數來自高效能運算(HPC)及AI領域，佔整體市場的55%，智慧手機約佔20%，其餘則為汽車與物聯網，各約佔10%；而當AI從訓練(模型學習階段)轉向廣泛應用時，推論(利用訓練好的AI進行預測或生成內容)的重要性不斷增加，也將使市場對驅動AI之矽產品需求持續增加。

台積電在論壇中揭露技術發展最新進展；在先進邏輯技術方面，台積電2026年推出A13、A12與N2U三項最新先進製程，其中A13是直接微縮A14的製程技術，其設計規則可完整向後相容，使客戶能快速將現有的A14設計轉移到A13，而相較於A14，A13節省了6%的面積，並透過持續的設計與技術協同優化，提供了額外的功耗與效能優勢，特別適合下一世代的智慧機、AI及HPC應用，預計於2029年進入生產(A14計畫2028年如期進入量產)。另搭載超級電軌(Super Power Rail)的A12亦計畫於2029年進入量產。
N2P 2026年下半年量產
N2X 2027年量產
N2U 2028年量產
A16  2026年下半年量產 
A14 2028年量產 超級電軌
A13 2029年量產 向後相容
A12 2029年量產 超級電軌 

5.5倍光罩 2026年量產  12個HBM
14倍光罩 2028年量產 20個HBM
大於14倍光罩 2029年量產 24個HBM 最多整合64個HBM

在2奈米家族創新方面，N2已經於2025年第四季開始量產；N2P則計畫如期於2026年下半年開始量產；搭載超級電軌的A16預計於2026年下半年生產就緒。而進一步提升了PPA(性能、功耗與面積)的N2X和N2U分別計畫於2027年及2028年量產。台積電指出，N2U是N2P的延伸技術，採用設計與技術協同優化，為AI/HPC及智慧型手機應用提供了一個均衡的選擇；相較於N2P，N2U提供了3~4%的速度加快、8~10%的功耗降低，以及邏輯密度提升達3%。

另外，台積電並宣布，2026年生產全球最大的5.5倍光罩尺寸CoWoS，其良率超過98%。在未來五年內，CoWoS技術將持續以每年放大尺寸的節奏發展，以整合更多的邏輯和HBM晶粒。台積電預計，整合20個HBM的14倍光罩尺寸CoWoS將於2028年量產；可整合24個HBM、大於14倍光罩尺寸的版本則預計於2029年就緒。

在系統級晶圓(SoW)技術方面，台積電表示，SoW是一項創新的晶圓級整合技術，能整合邏輯與HBM晶粒，以應對AI訓練對運算能力日益增長的需求。SoW使中介層尺寸放大超過40倍光罩尺寸，允許最多整合64個HBM與16個運算晶片，並為實現完整的系統整合提供了一個極佳的替代平台。用於邏輯晶粒整合的SoW-P已自2024年起開始量產，更先進的SoW-X技術可整合邏輯與HBM晶粒，則預計於2029年就緒。

而相較於2.5D互連的CoWoS，具備3D互連的SoIC提供56倍的連接密度與5倍的功耗效率。具備9μm接合間距的N7對N7 SoIC已自2023年開始量產，而6μm接合間距的版本則已於2025年進入量產。SoIC技術將持續微縮至具備6μm接合間距的N2對N2堆疊(預計2028年開始量產)，並於2029年實現具4.5μm接合間距的A14對A14堆疊。

在緊湊型通用光子引擎(COUPE)技術方面，COUPE將整合共同封裝光學(CPO)解決方案，與傳統銅線相比，基板上搭載COUPE的CPO可提供4倍的功耗效率且延遲減少90%，藉由在中介層上使用COUPE技術，效能可進一步提升，實現10倍的功耗效率與延遲減少95%。搭載COUPE技術的全球首個200Gbps微環調變器(MRM)將於2026年進入量產。此外，台積電將持續擴展，以讓400Gbps的調變器、多波長技術與多列光纖陣列單元，於2030年實現4Tbps/mm的頻寬密度。

而為支持客戶對AI及HPC的強勁需求，台積電表示，將持續加速晶圓廠擴充，N2/A16產能預計將迅速拉升，自2026年至2028年實現年複合成長率70%；自2022年至2027年，將以25%的年複合成長率擴充N3及N5製程產能，以支持客戶的業務成長；由於研發與製造部門之間強大的團隊合作，預計N2的第一年晶片產量將比N3同期高出45%。

此外，台積電來自客戶的人工智慧加速器需求量，預計自2022年至2026年成長11倍，對大晶粒晶圓的需求也預計成長6倍。台積電也正積極擴展CoWoS和SoIC產能，預計自2022年至2027年的年複合成長率將超過80%，以支持強勁的AI應用需求。